デバイスの小型化に向けては、構成部品の占有容積の最小化や配線長の短縮が重要です。そのため、3DMIDに代表されるように、平面構造だけでなく、実装・配線レイアウトを立体化する技術が注目されています。
武蔵エンジニアリングは、平面部だけでなく、段差や壁面を含む立体構造にも精密な塗布を可能にする技術を開発しています。
非接触ディスペンス技術を活用することで、導電ペーストを基板からチップ側面を経由し、チップ上面の導通部へと配線できます。チップの姿勢を変えることなく3Dディスペンスが可能なため、設備投資を抑えつつ、低コストで3D配線を実現します。
IC部品上への線塗布

Agペーストの吐出性に合わせて構造や条件を徹底的に最適化することで、塗布径31μm、塗布量5pLを実現しました。
Type5からType8までのソルダーペーストにおいて、100万ショット以上の連続安定塗布を実現しました。
本技術により、最小φ64μmの微小ドット形成、厚み19μmの薄膜形成を実現しています。
実際にチップ端面からのぬれ広がりを最小150μmに抑えたアンダーフィル(UF)剤塗布を行いました。
チップ間隙間100µm、スタンドオフ50µmという極めて狭い条件でアンダーフィル(UF)塗布を行いました。


